1.1简介
A5芯片是一款具有强大数据处理能力的数字音频处理芯片。A5芯片内部以ARMV5TE架构的CPU核心(ARM926)作为整个系统的主控处理器,管理整个芯片资源的协调运行;包括8颗32位音频处理DSP组成的DSP运算阵列,存储系统,时钟及电源,各种内嵌外围接口等。可以进行各种音频、音效效果运算处理。
A5芯片资源如下:
l 1颗基于ARMV5TE架构的CPU核心,该核心拥有Icache和Dcache各16Kbytes,并内嵌CP15管理cache及页表等。
l 8颗32位可配置音频处理DSP,每颗可以独立配置工作,可同时进行不同的音频处理运算,拥有各自独立的内部程序空间(3K WORDS)和存储空间(512 WORDS), 外部公用存储空间sram(96K*32 )。MAC精度达到64位。每颗DSP能够提供高达90MIPS的处理能力。
l 具有8路通道的DMA模块。
l 高效矢量中断控制器。
l 内嵌16Kbytes SRAM供AHB主机公用。
l 两组外部存储器控制器,一组扩展寻址空间为512Mbytes,内嵌SDRAM接口,供AHB总线上所有主机公用。一组扩展寻址空间为1024Mbytes,内嵌flash和SDRAM接口。
l 一组外部Flash扩展接口。
l 支持10路立体声的IIS接口,主从模式可自由设置,同时支持两种采样率的音频处理。支持两路SPDIF。
l 31路10位A/D转换器。
l 3组串行UART接口。
l 4组功能复用的GPIO。
l 1组标准的MPU接口(8/16 BIT)。
l 1组标准SPI接口,可主从配置。
l 6组定时器,可单独设定计时时钟源。
l 2组外部中断源和捕捉接口。
l 1组SD卡控制接口,支持2.0协议。
l 1颗USB2.0设备。
l 1颗USB OTG。该OTG为高速USB主机或设备。
l 看门狗及片上时钟管理模块。
1.2特点
Ø ARMV5TE指令集的 16/32位RISC架构和高效指令处理能力的CPU核心(ARM926)。
Ø 增强型ARM V5兼容的MMU,支持硬件页表查找。
Ø 片上支持JATG调试接口。
Ø 独立的Icache和Dcache各16Kbytes。Cache为4路组相连。Each cache line contains eight
Ø 支持8,16,32位宽度的数据传输。支持不同数据宽度源和目的之间的传输。
Ø 支持小端模式。
Ø 内嵌16K BYTES SRAM供AHB主机(ARM CPU核)使用。
Ø 内嵌96K*32 SRAM,主要目的为音频处理DSP的公共RAM区,AHB主机也可对其进行操作。
Ø 两组控制器
l 第一组控制器MEM1(SDRAM和SRAM)由AHB主机访问;sdram寻址空间512M bytes;SRAM寻址空间为8K WORDS。
l 第二组控制器MEM2 (SDRAM和Flash);SDRAM和Flash共享1024MbyteS寻址空间,且SDRAM大小和Flash大小可配置。
Ø 内嵌ROM存储空间,通过REMAP进行地址切换,
l 在REMAP前ROM从0开始,MEM1从0X20000000开始。
l 在REMAP后ROM从0X20000000开始,MEM1从0开始。
Ø 8颗32位音频处理DSP,最高提供约800MIPS的处理能力。
Ø 4组通用GPIO。
Ø USB2.0 设备:
l 完全兼容USB2.0协议,支持高速设备;
l 自动产生和检测CRC5,和CRC16;
l 支持挂起,主机恢复,和设备远程唤醒。
l 简易的endpoint配置;
l 内嵌一个64Byte的FIFO,用于endpoint0;
l 内嵌4个512byte的FIFO,用于其它数据传输。
l 支持除EP0外,4个可配置端点(EP1~EP4)。
Ø USB OTG
l 支持USB2.0协议及OTG补充协议1.0
l 兼容EHCI1.0协议。
l 支持高速及全速hub;
l 可编程的HS/FS设备。
l 主机和从机均支持同步/中断/控制/块传输
l 支持EHCI数据结构。
l 内嵌DMA访问外部数据结构及FIFO。
l 支持挂起,远程唤醒及恢复功能。
l 支持8个endpoint;
l 内嵌2K+64bytes FIFO.
l 能实时分辨主机或从机。
Ø SD卡控制器
l 支持SD卡协议2.0;但不支持SPI模式。
l 支持SDIO总线协议1.0;支持多功能卡及combo卡;支持SDIO模式下的1位或者4位SD数据传输模式;支持多块传输中断;支持SDIO的读等待操作。
l 支持MMC总线协议4.1;但不支持SPI模式;支持1线或4线传输,支持中断模式。
l 内嵌DMA支持两种DMA传输模式:SDMA或ADMA2传输。
l 内嵌1KSRAM作为FIFO。
l 内嵌7位和16位的CRC数据校验及产生;
l 支持热拔插,支持SD卡的写保护功能。
Ø UART接口
l 3通道UART均支持DMA或中断操作
l 支持数据传输位宽为:5,6,7,8bit的数据接收和发送。
l 支持5种校验:奇校验,偶校验,无校验,强制为1,强制为0;
l 支持1位或2位停止位传输。
l 串口波特率可设置。
l 每个通道UART的接收和发送都内嵌独立的16byte的FIFO
l 中断触发及DMA触发的FIFO空余大小可设置。
Ø SPI接口
l 支持主从两种模式。
l 支持DMA和中断操作。
l 支持四种SPI传输模式:模式0,模式1,模式2,模式3
l 接收和发送分别内嵌独立的16 byte FIFO。
l SPI速度可编程。
Ø TImer 接口
l 6组定时器
l 2组捕捉模式
l 2组外部中断模式
Ø ADC
l 31路10位AD采集接口。
Ø IIS接口
l 支持10通道立体声IIS总线。可配制主从和输入输出。
l 其中2通道支持主机SPDIF协议。
l 每通道数据传输可独立设置数据宽度为16,20,24bit.
l 两套时钟可供选择,可以独立设置不同速率,及三种传输模式:左对齐,右对齐或IIS模式。
l 该IIS接口与I/O及音频DSP直接相连,不通过CPU及APB总线传输数据。
Ø MPU接口
l 8/16 bits数据查询/中断传输。
l 具有接收超时功能。
l 16bit深度深度64数据FIFO。
l DMA功能。
Ø Watchdog
l 4组可配制Watchdog定时参数。
Ø 3种启动模式
l FLASH启动。
l SPI FLASH启动。
l MPU启动
Ø 操作电压范围
l 芯片数字部分内核电压为1.2v,IO电压为3.3v
Ø 操作频率范围
l 高达300M
Ø 封装BGA289
1.3应用
Ø Speaker Processing、USB Audio Interfaces、Effect Units、KTV、Digital Mixers With USB Audio Interface等等。
Ø 提供各种高精度的音频处理算法及库文件。